ゼロ命令セットコンピュータ（ZISC）：連想・パターン照合プロセッサ

アーキテクチャと動作

ZISCデバイスは通常、多数の小規模な並列照合ユニットと、コンテンツアドレッサブルメモリ（CAM）または同等の連想記憶装置を組み合わせる。各ユニットは一つ以上のパターンテンプレートを保存し、照会パターンが到着すると、行列全体にわたって類似度指標を同時に評価する。プログラムするための従来型命令セットは存在せず、パターンの読み込み、しきい値の調整、または分類器の訓練によってシステムを構成する。この並列かつデータ駆動型の動作により、認識タスクでは非常に低いレイテンシが得られる。技術的な要約と構成要素の説明は、アーキテクチャの詳細を参照。

歴史と発展

ZISCの概念は、連想記憶、パターン認識、初期のニューラル・アーキテクチャに関する研究から発展した。連想プロセッサとCAMに関する研究は、20世紀半ばの理論研究および実験室での試作機にさかのぼる。1980年代から1990年代には、リアルタイムの認識・分類に対する実用的な応用が現れたことで関心が高まった。その後、ベンダー各社は学習アルゴリズムとハードウェア照合をコンパクトなアクセラレータモジュールに統合した各種の実装を開発した。歴史的背景と概説は、開発の歴史を参照。

用途と例

ZISC型プロセッサは、照合または分類が処理負荷の中心を占める問題に適している。代表的な用途には、次のものがある。

• リアルタイムの画像・パターン認識（テンプレート照合、指紋照合、顔照合など）。
• 固定パターンを高速に検出する必要がある、ネットワークパケットの分類および侵入検知。
• 高速な意思決定の基本処理を行うためのセンサーフュージョンとロボティクス。
• 決定論的で低レイテンシな照合を必要とする組込みシステム。

プロジェクトの説明とアプリケーションノートは、応用例を参照。

利点、制約、および相違点

ZISC設計の利点には、高度に並列化された比較処理における高スループット、予測可能なレイテンシ、照合ワークロードに対する単純な実行時動作がある。一方、汎用CPUではないため、算術演算、制御フロー、複雑なアルゴリズムは非効率的であるか、直接表現することができない。また、従来のソフトウェアではなく、パターン構成または訓練によってプログラミングを行う。RISCやCISCプロセッサと比較すると、ZISCは命令実行ではなくデータの類似性操作に重点を置く。現代のGPUやTPUと比較した場合、汎用的な数値処理スループットを抑える代わりに、組込み型の連想検索プリミティブを提供する。トレードオフと実用上の考慮事項については、利点と欠点を参照。

純粋なZISC実装が主流のCPUとして用いられる例は少ないが、その基盤となる考え方、すなわち連想記憶と大規模並列パターン照合は、機械知覚やセキュリティ機器で使われるハードウェアアクセラレータおよび特化型チップに引き続き影響を与えている。追加の資料および技術的な参考文献については、上記のリンク（概要、アーキテクチャ、歴史、用途、分析）を参照。