スタティック・ランダムアクセスメモリ（SRAM）

SRAMのデータ保持方式

SRAMのメモリセルには通常、フリップフロップまたはラッチとして配置された小規模なトランジスタ網が用いられる。相補型金属酸化膜半導体（CMOS）プロセスによる典型的な実装では、ビットセル当たり4～6個のトランジスタを使用し、論理0と論理1を表す二つの安定状態を作る。読み出しおよび書き込み操作では、パスゲートとして機能する追加のトランジスタを通じてこれらのセルにアクセスする。コンデンサに基づく電荷記憶要素がないためリフレッシュ回路は不要となるが、電源投入中はリーク電流によりセルが静的電力を消費する。

特性とトレードオフ

• 速度：SRAMは非常に低いレイテンシと高い帯域幅を提供するため、CPUキャッシュやレジスタファイルなど、タイミングが重要な用途に適している。
• 揮発性：ほかの揮発性メモリと同様に、電源を取り除くと保存データは失われる。
• 密度とコスト：各ビットに複数のトランジスタを必要とするため、SRAMはDRAMより低密度であり、ビット当たりのコストも高い。
• 電力：SRAMはリフレッシュサイクルを必要としないため、動作条件によってはエネルギーを節約できる。一方で、一般にDRAMより静的電力（リーク電力）が高く、非常に大容量のメモリでは効率が低くなり得る。
• 信頼性：SRAMセルは通常、安定かつ高速であるが、高エネルギー粒子によるソフトエラーや、先端ノードにおけるプロセス起因のばらつきの影響を受けることがある。

歴史、設計、製造

SRAMは、設計者がCPUやデジタルシステム向けに、より高速で単純なメモリ要素を追求するなかで、初期の集積回路メモリ技術と並行して発展した。現代のSRAM回路は、標準的なフォトリソグラフィおよびCMOS製造技術を用いて製造される。数十年にわたり、セル設計は読み出し安定性、書き込み容易性、面積、電力の均衡を図るよう進化してきた。6トランジスタ（6T）セルは、多くの用途で広く利用される折衷案である。レジスタファイル向けのマルチポートSRAMや、システム・オン・チップ設計向けの組込みSRAMブロックなどの特殊な派生型は、基本セルを異なる性能およびインターフェース要件に適合させている。

主な用途と例

SRAMは高速であるため、短いアクセス時間が重要な用途で一般的に用いられる。これには、プロセッサのレベル1（L1）キャッシュ、多くのレベル2（L2）キャッシュ、CPUレジスタファイル、変換索引バッファ（TLB）、ネットワーク機器内の小規模なオンチップバッファが含まれる。組込みシステムおよびフィールドプログラマブルゲートアレイ（FPGA）には、高速なローカルストレージのためのSRAMベースのメモリブロックが組み込まれることがある。対照的に、大規模な主記憶アレイは、ビット当たりの低コストでより大きな容量を提供するDRAMで実装されるのが一般的である。

相違点と注目すべき事項

SRAMは、速度、コスト、密度、データ保持性のトレードオフを明確にするため、DRAMやフラッシュなどの不揮発性メモリと対比されることが多い。SRAMはリフレッシュを必要としないため、コントローラ設計を単純化でき、リアルタイムシステムで重要となるアクセス時間の変動を抑えられる場合がある。しかし、ビット当たりに必要なシリコン面積が大きいことから、大半の大容量ストレージ用途はDRAMや他の技術へと向かってきた。低消費電力セル設計とプロセスの微細化の進展は、SRAMが最適な選択肢となる領域を引き続き左右している。

関連情報と参考資料

• SRAMの一般的な解説
• 二進データ表現
• 半導体デバイスの基礎
• 揮発性メモリと不揮発性メモリ
• 電力に関する考慮事項
• 電荷と電圧の概念
• パーソナルコンピュータにおけるSRAMの利用
• 半導体チップ技術
• フォトリソグラフィの概要
• SRAMセル当たりのトランジスタ数
• フリップフロップとラッチ回路
• DRAMセルの構造
• DRAMにおけるコンデンサベースの記憶